Cadence和Samsung Fabs扩大了合作，签署了新的IP协议，并在最新的SF2P和其他高级流程节点中共同开发了高级AI驱动流程。具体而言，该多年IP协议将将Cadence的内存和IP接口扩展到三星Fabs节点的SF4X，SF5A和SF2P高级进程。本文指出：通过抓住Cadence的AI-Cadence设计技术以及SF4X，SF4U和SF2P流程的高级节点，该协作旨在为AI数据，汽车，ADA，ADAS和下一代RF连接应用程序提供高性能，低功能解决方案。 Cadence Silicon Solutions Group高级副总裁兼总经理Boyd Phelps说：“我们支持三星Fab的流程过程中的完整IP套件，子系统和芯片组，以及我们最新的多年IP协议限制我们正在进行的合作。”或我们的其他客户，并将他们的产品更快地带入产品。三星电子铸造设计技术团队副总裁兼负责人Hyung-Seen补充说：“从Cadence到GDS的数字工具套件现在得到了三星最新的SF2P流程节点的认证，支持Hyper Cell和Lle 2.0和Lle 2.0和Lle 2.0和Samsung的技术的进步。 DDR5-9600，PCI Express（PCIE）6.0/5.0/CXL 3.2，通用芯片互连Express（UCIE）-SP 32G和10G多重组合phy（USB3.x，DP -TP -TX，PCIE 3.0和SGMII）的iPSTEN，完成了SF5A IP平台，而新介绍的32G PCIE PCIE 5.0 PHY领先的AI/HPC客户。SF2P，包括三星的Supercell方法。此外，Sedis还支持当地的三星（LLE）布局时间。 Cedar和Samsung也正在与DTCO合作下一代节点过程。三星SF2P和其他三星过程过程中，Cadence Pegasus验证系统是由SF2P和其他三星过程进行的。进行了物理验证过程的优化，以帮助客户实现ANG准确的注册和运行时目标，并规模规模，从而使市场时间更快（TTM）。为了应对模拟设计的过渡，Cadence和Samsung Fabs成功地将基于模拟单元的4NM IP切换到了高级的2NM过程节点，从而实现了更快的旋转时间，同时保持了设计的功能和目的。这种过渡的特征是扩展技术并重新利用IP的重要性，有助于缩短开发时间和成本，并为将来将模拟单元和其他IP的转移赋予了不同的过程。两家公司成功ly根据14纳米罚款ng samsung的过程显示了针对下一代毫米波应用程序的全面的前端（FEM）/Atenna内置包装（AIP）合作过程。从初始预算系统级别到RF IC/软件包协作，Layout后验证和验证，从IC/模块开发的每个阶段中减轻设计数据管理来加速设计转移时间。 Cadence和Samsung还对3D-IC完整性进行了全面的综述，该过程涵盖了从早期勘探到最终登记，扣押Cadence EDA工具的整个过程，包括Voltus Insialtai，Innovus实施系统和Integrity 3D-IC平台。 Voltus Insightai应用于三星SF2节点，达到了80-90％的侵犯，违反了违反时间违反时间违反时间的行为，对消费和用电消耗的影响最小，表明能够平衡功率完整性对性能需求的平衡。